학습 목표논리 주소를 페이지 번호 + 오프셋으로 나누고 페이지 테이블로 물리 주소를 구하는 과정을 설명할 수 있다.페이지 테이블 엔트리(PTE) 의 valid·frame·protection 비트 역할을 설명할 수 있다.TLB가 주소 변환 비용을 줄이는 원리와 TLB miss 시 동작을 설명할 수 있다.다단계 페이징이 큰 주소 공간에서 테이블 크기 문제를 완화하는 이유를 설명할 수 있다.문제 상황프로세스마다 페이지 테이블이 수 MB인데, 매 메모리 접근마다 테이블을 읽으면 너무 느리다TLB·캐시 계층 필요64비트 주소 공간에 단일 수준 페이지 테이블을 두면 엔트리 수가 천문학적다단계·역페이징 등 구조적 완화segfault / SIGSEGV — valid=0 페이지 접근, 보호 위반PTE 비트와 직결perf..
